iT邦幫忙

鐵人檔案

2018 iT 邦幫忙鐵人賽
回列表
Software Development

系統架構秘辛:了解RISC-V 架構底層除錯器的秘密! 系列

這個由加州大學柏克萊分校所打造而興起的 RISC-V 開放指令集架構,不少人雖用過開源的工具包,但卻鮮少人深入探討底層的架構!筆者身為與之工作的攻城獅,因為工作、研究、興趣,將這期間的開發過程記錄下來。預計將會分成架構介紹、除錯器底層實作介紹及相關應用等等!

鐵人鍊成 | 共 30 篇文章 | 25 人訂閱 訂閱系列文 RSS系列文 團隊晶心壯士
DAY 11

Day 11: RISC-V Debug Introduction

0. 前言 經過前面幾天的上、中、下三篇Debug Module的介紹, 相信讀者對於底層Debug System有個基本的了解!! 今天呢! 講點輕鬆的~~~...

2017-12-29 ‧ 由 HelloWorld 分享
DAY 12

Day 12: 了解Trigger Module的神秘面紗(上)~~!

0. 前言 上回介紹的了RISC-V Hart的Debug支援的部分,有稍微提到一個東西! 所以今天來聊聊Debug System中另一個重要的功能--Trig...

2017-12-30 ‧ 由 HelloWorld 分享
DAY 13

Day 13: 了解Trigger Module的神秘面紗(下)~~!

0. 前言 經過上篇「Day 12: 了解Trigger Module的神秘面紗(上)~~!」的簡介,相信對Trigger Module的功能及相關Regist...

2017-12-31 ‧ 由 HelloWorld 分享
DAY 14

Day 14: 讓百萬人都驚呆的Debug Transport Module~~(上)

0. 前言 您好,2018! 起個大早繼續來奮戰! 然後呢,突然發現,應該下個更聳動的標題之類的!! 本篇主要是講一下底層硬體的細節XD!! 不過由於我也不是相...

2018-01-01 ‧ 由 HelloWorld 分享
DAY 15

Day 15: 讓百萬人都驚呆的Debug Transport Module~~(下)

0. 前言 經過上篇「Day 14: 讓百萬人都驚呆的Debug Transport Module~~(上)」的基本介紹後, 今天來看幾個實作的方式,看看如何得...

2018-01-02 ‧ 由 HelloWorld 分享
DAY 16

Day 16: 深入淺出 RISC-V 源碼剖析 (1) - Overview & Init

0. 前言 在上篇「Day 15: 讓百萬人都驚呆的Debug Transport Module~~(下)」中有提到"明天開始將進入到全新的領域--F...

2018-01-03 ‧ 由 HelloWorld 分享
DAY 17

Day 17: 深入淺出 RISC-V 源碼剖析 (2) - Target Status Control

0. 前言 經過上篇程式碼塞好、塞滿後~~! 今天還是要繼續這個主題下去,主要剖析RISC-V在Target Status Control相關的程式碼!   ...

2018-01-04 ‧ 由 HelloWorld 分享
DAY 18

Day 18: 深入淺出 RISC-V 源碼剖析 (3) - Register Access

0. 前言 挖~! 終於來到第三篇啦!!! 2018年最值得高興的事就是把公司的桌電升級成SSD了~!!! 速度果然飛快啊!! 不過呢,一樣,今天還是來繼續源碼...

2018-01-05 ‧ 由 HelloWorld 分享
DAY 19

Day 19: 深入淺出 RISC-V 源碼剖析 (4) - Memory Access

0. 前言 經過上篇簡單得介紹Register Access後,今天終於要介紹一下超級大魔王Memory Access的部分! 在整個實作當中,由於Memory...

2018-01-06 ‧ 由 HelloWorld 分享
DAY 20

Day 20: 深入淺出 RISC-V 源碼剖析 (5) - Insert/Remove Trigger

0. 前言 經過上一篇摧殘之後,剩下應該就還好了~~!! 終於來到第20天,鐵人賽開始準備最後的倒數! 今天主要是剖析一下RISC-V架構中如何將新增Watch...

2018-01-07 ‧ 由 HelloWorld 分享