iT邦幫忙

鐵人檔案

2021 iThome 鐵人賽
回列表
自我挑戰組

Verilog 寫不好就 very lag 系列

verilog基本觀念
Gate-Level Modeling
Dataflow Modeling
Behavioral Modeling
for迴圈在verilog中如何使用
Blocking VS non-blocking
模組化及輸入輸出
Tasks & Functions
4種基本protocol
Latch是甚麼?如何避免?
什麼是可綜合?
快速乘法器(Booth演算法)
線性收斂除法器
2次收斂除法器
Cordic演算法
Pipeline加法器

參賽天數 0 天 | 共 0 篇文章 | 0 人訂閱 訂閱系列文 RSS系列文
還沒有任何文章哦