鐵人檔案
verilog基本觀念
Gate-Level Modeling
Dataflow Modeling
Behavioral Modeling
for迴圈在verilog中如何使用
Blocking VS non-blocking
模組化及輸入輸出
Tasks & Functions
4種基本protocol
Latch是甚麼？如何避免？
什麼是可綜合？
快速乘法器(Booth演算法)
線性收斂除法器
2次收斂除法器
Cordic演算法
Pipeline加法器
很多人對於 Function 以及 Task 有點混亂，這篇將帶你搞懂他們~ 共有的特色 他們都會寫在 Module 內而不是外面。 都不能使用 wire...
什麼是 Latch ? 前幾篇在 if-else 以及 case 語句時有提到 latch，那什麼是 latch 呢？ latch 又俗稱"鎖存器&q...
Latch 的生成條件 上一篇講解了什麼是 latch，其又與 flip-flop 差在哪，也解釋了我們要去避免它的原因，那麼這篇將會告訴你有哪幾種情況會產生...
我們都知道 verilog 是一種硬體描述語言，所以目的就是要能綜合出實際的電路，但實際上在 verilog 中並不是所有語句都是可綜合的，因為有些語句是用來...
什麼是狀態機呢？ 狀態機，其實是有限狀態機（finite-state machine(FSM)）的簡稱，字面上來看可以知道它是有有限個狀態，並且可以按照著特定的...
透過 Verilog 完成一個具有特定功能的電路後，並不代表你的工作已經完成了，TestBench(tb) 在電路設計中也是一個非常重要的環節，往往驗證電路所...
Uart 是什麼？ UART(Universal Asynchronous Receiver/Transmitter)，是一種非同步的傳輸協定，非同步傳輸的意思...
既上一篇我們設計了 Uart_TX 的狀態機，我們今天要來引用狀態機模塊來實現這個 Uart_TX 的模塊。 先來看看這個模塊該有哪些輸入輸出腳： 輸入： c...
SPI是什麼？ SPI(Serial Peripheral Interface)，是一種同步的傳輸協定，主要應用於單晶片系統中。類似 I2C(之後會提到)，它的...
上一篇我們設計了 SPI 的狀態機，那麼我們今天要來引用 SPI 狀態機模塊來實現整個 SPI 的模塊，並撰寫 testbench 來驗證電路的正確性。 先來看...
