Datapath 和執行階段：

• 已經設計出一個完整的 RISC-V datapath，能在一個 cycle 內執行所有指令。
• 五個執行階段為：
  • IF（Instruction Fetch，指令擷取）
  • ID（Instruction Decode，指令解碼）
  • EX（Execute，執行）
  • MEM（Memory Access，記憶體存取）
  • WB（Write Back，寫回）
• 並非所有指令在每個階段都會執行。

RISC-V RV32I ISA：

• RV32I 共有 47 條指令，但其中 37 條指令就足夠執行任何 C 程式。
• 指令範例包括 add、sub、ori 和 jal。

Register Transfer Level (RTL)：

• 描述指令如何在硬體層面執行。
• 例如：add 指令會更新暫存器，並增加程式計數器 (PC)。

Single-Cycle Control Logic：

• 控制邏輯決定指令如何被處理。
• 信號如 ALUSel、MemRW 和 RegWEn 指示每條指令如何與 datapath 互動。

Timing 和 Performance：

• 指令時間依據階段細分（IF、ID、EX、MEM、WB），某些指令的總 cycle 時間為 800ps。
• 最大時鐘頻率為 1.25 GHz，但一些單位如 ALU 最高可達 5 GHz。

Critical Path：

• 執行某些指令（如 addi）的 critical path 涉及多個時間元件（例如，記憶體存取、暫存器傳輸、ALU 操作）。
• 指令的執行時間受限於電路中的最長路徑。

Control Realization：

• 控制邏輯可以使用唯讀記憶體（ROM）或組合邏輯實現。
• ROM 更具靈活性，因為它允許重新編程及增加新指令。