QSPI Verilog 問題 - iT 邦幫忙::一起幫忙解決難題，拯救 IT 人的一天

0

QSPI Verilog 問題

verilog qspi fpga

timeout88 2020-05-29 17:30:12 ‧ 1268 瀏覽

分享至

小弟剛摸 FPGA不久，想問一下懂 Verilog 的前輩，不知道是否可以用兩個 FPGA 板模擬 QSPI master 跟 QSPI slave 嗎? 我在網路上搜尋了好一陣子還是卡關謝謝

登入發表討論

直播研討會

{{ item.subject }}

{{ item.channelVendor }} {{ item.webinarstarted }} |

{{ formatDate(item.duration) }}

直播中

尚未有邦友回答

立即登入回答

參賽組數

1064 組

團體組數

40 組

累計文章數

22195 篇

完賽人數

600 人

15th鐵人賽 16th鐵人賽 13th鐵人賽 14th鐵人賽 12th鐵人賽 11th鐵人賽鐵人賽 2019鐵人賽 javascript 2018鐵人賽 python 2017鐵人賽 windows php c# windows server linux css react vue.js

IT邦幫忙