iT邦幫忙

0

D flip flop 輸出Q(n+1) 做為輸入的verilog寫法

設計一個加3碼的十進制計數器,用4個D flip flop接線完成,4個D flip flop 的輸出結果Q(t+1),經過邏輯閘連接到不同D flip flop的輸入端,verilog要如何撰寫

尚未有邦友回答

立即登入回答