iT邦幫忙

0

D flip flop 輸出Q(n+1) 做為輸入的verilog寫法

求救啊!
candy35072 2020-11-29 07:11:05 ‧ 865 瀏覽

  • 分享至 

  • xImage

設計一個加3碼的十進制計數器，用4個D flip flop接線完成，4個D flip flop 的輸出結果Q(t+1)，經過邏輯閘連接到不同D flip flop的輸入端，verilog要如何撰寫

登入發表討論
圖片
  直播研討會
圖片
{{ item.channelVendor }} {{ item.webinarstarted }} |
{{ formatDate(item.duration) }}
直播中

尚未有邦友回答

立即登入回答
iThome鐵人賽
參賽組數
1064 組
團體組數
40 組
累計文章數
22195 篇
完賽人數
600 人
iT+看影片追技術 看影片追技術 看更多
熱門tag 看更多
15th鐵人賽 16th鐵人賽 13th鐵人賽 14th鐵人賽 12th鐵人賽 11th鐵人賽 鐵人賽 2019鐵人賽 javascript 2018鐵人賽 python 2017鐵人賽 windows php c# windows server linux css react vue.js
熱門問題
熱門回答
熱門文章
IT邦幫忙