鐵人檔案
藉由這次的鐵人賽能在這不間段的三十天內，介紹verilog給大家，剛開始接觸這套語言時，常常使用上會遇到很多問題，尤其是學過C語言之後會有先入為主的觀念，所以再來接觸verilog時常常會東錯西錯，然後又不知道自己錯在哪，所以剛學沒多久就會開始厭倦，然後放棄，但如果真正暸解之後其實不但不會排斥，還會覺得其實還蠻有趣的，希望剛學verilog的人在看完這三十天介紹後能對這套語言有更多的認識．
今天一樣再來介紹一個排序，叫做插入排序法(Insert Sort)．不知道昨天介紹完泡沫排序之後，大家在電路的部分對排序法有沒有更多的想法，今天來談談如何做出跟...
今天要來分享BCD計數器，如果對BCD不瞭解的人可以參考一下維基百科，我們先來看一下原本1-bit加法器的構造 所以如果你寫一個a = b + c的運算，會根據...
今天來補一下昨天提到的文法，generate，因為這是第一次出現，所以怕大家不熟悉，特別來提一下，之前說過在寫for迴圈時要寫在always block裡面，然...
今天開始幾天來講幾個應用電路的小範例，讓大家練習一下前幾天學習的成果，首先今天來做一個33的矩陣乘法，矩陣運算在圖形運算中是非常重要的環節，像是GPU等等，所以...
今天來聊一下FPGA 的 design flow，為什麼是FPGA而不是ASIC呢，因為這一系列的介紹都是用vivado這套工具去跑模擬，而這套工具就是為了Xi...
昨天談完Implementation之後，今天來談談timing的問題，當timing violation時，原因大多分為set up time violati...
昨天提到部分timing的問題，並提供了一個簡單的方法去解決timing violation的問題，就是找出critical path並加一層register，...
最近幾年來在，熱門的電路實作方式中主要分為FPGA以及ASIC，那今天就來聊聊ASIC以及FPGA的差異以及個別的優勢． 首先先來看ASIC，特殊應用積體電路(...
今天想來跟大家聊聊low power design，為什麼power comsumption會這麼重要呢，先來想一下，假設設計了一顆處理器，沒有考慮功耗的話，使...
今天是Verilog 從放棄到有趣這一系列的最後一天發文，這三十天說長不長，說短不短，每天總是在想還有甚麼可以分享，想到甚麼就寫甚麼，畢竟verilog這語言要...
