超簡單的 Verilog 入門講解 :: 2022 iThome 鐵人賽

北上提督 (skyj1328)

iT邦新手 5 級 ‧ 點數 288

成功大學光電科學與工程學系

4103

累計瀏覽數

0人

在追蹤

站內簡訊追蹤

鐵人檔案

2022 iThome 鐵人賽

回列表

Software Development

超簡單的 Verilog 入門講解系列

Verilog 最基礎的思維方式跟想法說明

鐵人鍊成｜共 30 篇文章｜ 4 人訂閱訂閱系列文 RSS系列文

0 Like 0 留言 809 瀏覽

DAY 1

[Day 01] Verilog E-1 難度丁的說明 - 序章說明

#開頭您好~ 我是北上提督謝謝您們點進來看這次的文章是非常入門的說明，大致上預計會講解 2~3個電路而已我也是 Verilog 的丁提，但是既然開啟了這個...

2022-09-14 ‧ 由北上提督分享

0 Like 0 留言 870 瀏覽

DAY 2

[Day 02] Verilog E-1 難度丁的裝備設定 - 主要的幾個電路符號

#軟體安裝目前我推薦使用的軟體是Vivado，其實不用找最新的找個小一點的來測試就好安裝網址: https://china.xilinx.com/support...

2022-09-15 ‧ 由北上提督分享

0 Like 0 留言 1420 瀏覽

DAY 3

[Day 03] Verilog E-1 難度丁的入門裝備2 - Inverter(NOT gate) 跟 YES gate(Buffer gate)

昨天我們的裝備已經有 and、nand、or、nor 和 xor、xnor 今天來一下 NOT(Inverter) 跟 Buf(YES) 老樣子我們先假設:輸...

2022-09-16 ‧ 由北上提督分享

0 Like 0 留言 2094 瀏覽

DAY 4

[Day 04] Verilog E-1 難度丁踏上海域的準備 - Xilinx 下載 Vivado來使用

我們終於要踏上Vivado的海域了，一起裝載九三式氧推進魚雷出發吧安裝 Verilog 我推薦一個寫的非常好的Sheng大大在2018年鐵人賽的文章，最近在...

2022-09-17 ‧ 由北上提督分享

0 Like 0 留言 722 瀏覽

DAY 5

[Day 05] Verilog E-1 難度丁P1海域的探路 - And_Gate 、assign、module、input 跟 output

我們先講解我們剛開始設定名字時叫 And_gate1 module 所以程式一開始設定會長這樣module 就是一塊具有特定功能的電路區塊，而這模組叫...

2022-09-18 ‧ 由北上提督分享

0 Like 0 留言 656 瀏覽

DAY 6

[Day 06] Verilog E-1 難度丁P1海域的解謎1 - And_Gate 的 tb

一般來說 tb 就是要測試這個function對不對這篇文章就是要測試一下昨天寫的 module And_gate1(A,B,Out1); 昨天寫了一個所以...

2022-09-19 ‧ 由北上提督分享

0 Like 0 留言 613 瀏覽

DAY 7

[Day 07] Verilog E-1 難度丁P1海域的解謎2 - 內建簡單的 Gate 程式

目前講到的 Gate 有6 種其實 verlog 就有內建這幾個功能And-Gate → and(output1,input1,input2)Or-Gate...

2022-09-20 ‧ 由北上提督分享

0 Like 0 留言 700 瀏覽

DAY 8

[Day 08] Verilog E-1 難度丁P1海域的解謎3 - 簡單的向量操作1

我們來講講一些數字的講法吧比如說: 14 = 0x0E = { 4'b1110 } 4'b1110 就是 bin 的表示法4是指 4個 bit ，然後分別是:b...

2022-09-21 ‧ 由北上提督分享

0 Like 0 留言 685 瀏覽

DAY 9

[Day 09] Verilog E-1 難度丁 P1王點的消血1 - always@(事件1 or ....) 1. 簡單的說明

我覺得到 always 就可以開始寫一些有趣的事情了一樣我們先從簡單的開始說起 always的用法舉個例子 always@( 事件1 )begin行為描述...

2022-09-22 ‧ 由北上提督分享

0 Like 0 留言 666 瀏覽

DAY 10

[Day 10] Verilog E-1 難度丁 P1王點的消血2 - always@(事件1 or ....) 2. 阻隔指定(=)與非阻隔指定(<=)

阻隔指定就是指具有順序性的信號改變立即更新輸出信號 = 輸入信號邏輯組合非阻隔指定就是指具有同時性的關係輸出信號 <= 輸入信號邏輯組...

2022-09-23 ‧ 由北上提督分享

北上提督的鐵人檔案

北上提督的收藏

北上提督的追蹤

北上提督的Like

北上提督的紀錄

北上提督的訂閱列表

鐵人檔案

超簡單的 Verilog 入門講解 系列

標記使用者

超簡單的 Verilog 入門講解系列