鐵人檔案
近期在學校剛修完數位電路相關課程，發覺這個領域的有趣之處，便在暑假期間著手研究 Verilog HDL。在30天的鐵人賽，我將會帶著大家使用 Verilog HDL 來設計數位電路，並踏進 IC 設計的世界！不要懷疑，就是 IC 設計！
完成了一個模組後，要怎麼知道他的正確性？ 第一步就是編譯檔案，編譯器會告訴你這份檔案是否有語法錯誤，或是其他能檢查出的錯誤。但是編譯成功代表這個模組 100%...
我們來介紹另一種測試方式！ Verilog 提供了一系列的指令，讓我們能與系統溝通 (System Task) ，如上一篇使用過的 $dumpfile(), $...
邏輯電路可以分成兩種，一種是我們之前在接觸的組合電路 (Combinational Circuit) ，另一種是比較難理解的循序電路 (Sequential C...
這篇文章的目標就是實作正反器，但是在開始之前我們要先學習新的 Verilog 語法，這可以有效幫助我們簡化程式碼。 條件判斷 條件判斷在軟體撰寫共分成兩種：if...
同樣是賦值，Verilog 共提供了兩種形式：blocking 、 nonblocking 。 Blocking 就是我們想像中的賦值，程式碼由上而下進行。但是...
學會正反器之後，我們該應用一下了吧！之前提到正反器是一種有記憶的電路，透過這種電路，我們可以有不同的初始狀態。而我們要介紹的計數器就是其中一種應用。 以 0 ~...
了解了計數器的規則，這一篇我們要來實作 Johnson Counter 和 Ring Counter ，其實兩者的實作差異不大，希望大家在學會 Johnson...
有限狀態機 維基百科中有一段有限狀態機的定義 有限狀態機（英語：finite-state machine，縮寫：FSM）又稱有限狀態自動機（英語：finite...
大致認識了有限狀態機後，我們來試試透過 Verilog 實作出來吧！ 我們先介紹一個 Verilog 的線上練習平台：HDLBits這個平台包含了各式各樣的...
自從循序電路的出現，我們大量接觸時間的觀念，順序變得相當重要！ 最開始我們只使用到 = 來執行賦值的行為，而之後增加了 <= 來建構不同的電路。我們也說到...
