2022 iThome 鐵人賽

Software Development

Day 9

2022-09-22

598

0

大閘蟹料理指南(rust) 系列

[D9] Modeling & OO

Modeling & OO 嘿嘿嘿終於要進入AI的領域了嗎? 不! 這裡的建模並不是Machine learning 的建模.而是更單純的將外在世界透...

Yogurt Company

Software Development

Day 13

2022-09-28

598

0

讓python 解決麻煩事系列

將景點圖片加上浮水印及最佳化

from PIL import Image, ImageDraw, ImageFont img = Image.open("img/pic1.jpg...

kpwdm45201314

Software Development

Day 8

2022-09-23

595

0

寫個好的lib大家用吧！那些好用的lib常見的套路與想法系列

D8 - 如何用設計鼓勵好的行為

在開發的過程中，溝通行為永遠是一件最難的事情例如責任應該分割拉發佈版本應該下tag拉這些東西一但開發時程很緊就會被各種藉口給忽略掉這時候就可以透過介面設...

andy_lin82411

團隊森上依然梅友前

Software Development

Day 26

2022-10-11

595

0

我只是想來蹭，一天只要十分鐘的GIT真．新手教學系列

Day26 如果你只能選擇學會一種，那就先學git flow(2)

前期提要，Git Flow分支有以下五種: Master 主分支 --永遠存在 Develop 開發分支 --永遠存在 Feature 功能分支 Hotfix...

Cinna

團隊直接在你主堡跳舞

Software Development

Day 26

2022-10-09

594

0

超簡單的 Verilog 入門講解系列

[Day 26] Verilog E-1 難度丁 P2海域的斬殺1 - Rs232訊號協議 TB設計(TB的初始框架)

老樣子從昨天寫的程式開始程式碼如下: module Rs232_test1(Data1,clk,reset1,Out1,En_out); input Data1...

北上提督 (RobinHsieh)

Software Development

Day 22

2022-10-05

593

0

超簡單的 Verilog 入門講解系列

[Day 22] Verilog E-1 難度丁 P2海域的消血2 - Rs232訊號協議 Data delay 再講一次 ( 設計輸出1.5 )

仔細講一下 Data_Previous1 <= Data1; 我們來寫個範例設計上來講就是一個輸出 Out1<=Date; module...

北上提督 (RobinHsieh)