iT邦幫忙

0

[simple-mips] writeback stage

verilog cpu
wtommy_fdgkhdkgh 2026-02-10 23:04:00 ‧ 108 瀏覽

  • 分享至 

  • xImage
    •  

系列文章 : 使用 Verilog 實作 in-order CPU

wb-stage

wb-stage 負責

  • 選擇要將把什麼資料輸入到 regfile 裡面
  • 需要時，把資料 forward 給 ex-stage ( 例如發生 load-use data hazard 的時候 )

https://ithelp.ithome.com.tw/upload/images/20260210/20180992rGY07qHjNx.png

在 wb-stage 會用到

  • Mux_2to1

相關程式碼

Mux_2to1 #(.size(32)) mem_to_regfile

  • alu_result_i
    • ALU 計算出的結果
  • data_mem_i
    • 從 data_memory 讀取出來的資料
  • d_memtoreg_i
    • 選擇要使用哪一個當作給 regfile 的資料
    • 0 : 選擇 alu_result_i，例如 add, addi 指令
    • 1 : 選擇 data_mem_i，例如 lw

圖片
  熱門推薦
圖片
{{ item.channelVendor }} | {{ item.webinarstarted }} |
{{ formatDate(item.duration) }}
直播中

尚未有邦友留言

立即登入留言
iThome鐵人賽
參賽組數
902 組
團體組數
37 組
累計文章數
19860 篇
完賽人數
528 人
iT+看影片追技術 看影片追技術 看更多
熱門tag
15th鐵人賽 16th鐵人賽 13th鐵人賽 14th鐵人賽 17th鐵人賽 12th鐵人賽 11th鐵人賽 鐵人賽 2019鐵人賽 javascript 2018鐵人賽 python 2017鐵人賽 windows php c# linux windows server css react
熱門問題
熱門回答
熱門文章
IT邦幫忙