非常感謝 Sean 把陽明交通大學的計算機組織的課堂作業分享出來，讓我這個已經畢業的大叔可以跟著課堂作業一起練習。

開始練習的時候，難免會想著，別人大一大二，甚至是高中的時候，就已經比 30 歲的我還要厲害了。別人大一大二的時候，已經學會寫一顆 CPU 了，而我要到找工作時才開始翻開計算機組織的課本。

但學習永遠不嫌晚，跟著自己的節奏，來學習如何使用 verilog 來實作 in-order 的 CPU。

筆記整理

• [simple-mips] 使用開源的 ICARUS Verilog 模擬簡單的電路
• [simple-mips] 一個簡單的 5 stage CPU
• [simple-mips] fetch stage
• [simple-mips] decode stage
• [simple-mips] execute stage
• [simple-mips] mem stage
• [simple-mips] writeback stage
• [simple-mips] Forwarding Unit
• [simple-mips] hazard detection and handling – stall and bubble
• [simple-mips] 總結，以及其他能學習的主題