iT邦幫忙

0

Quartus的verlog,寫出AND閘串50顆,用vwf模擬出延遲時間

  • 分享至 

  • xImage

想在Quartus裡面,使用verilog寫出,AND閘串聯50~100個,看能不能用vwf模擬出delay time,看出延遲時間的長短

有試著問過chat gpt,但還是不知道怎麼寫或是該怎麼操作,希望有大佬能指導

圖片
  直播研討會
圖片
{{ item.channelVendor }} {{ item.webinarstarted }} |
{{ formatDate(item.duration) }}
直播中

尚未有邦友回答

立即登入回答