iT邦幫忙

2023 iThome 鐵人賽

DAY 30
0

這 30 篇的鐵人賽讓我學到很多 Verilog 的觀念,原本的我對於硬體設計只能說是一知半解,連最基本的硬體執行順序都不太清楚,但是這幾天的文章撰寫,我對於 Verilog 的概念大幅改觀,雖然對於精熟還有一段距離,不過我覺得這個基礎打得還算扎實!

最後來統整一下,這 30 篇文章的重點:

  1. 電路分成組合電路和循序電路,其中循序電路是帶有記憶性的元件,如正反器
  2. Blocks 間是平行執行,而內部是由上而下執行
  3. Verilog 分成可合成、不可合成,因此要特別注意我們的目標是構建電路還是撰寫測試檔案

未來,我希望可以以數位 IC 設計為目標,因此我必須去了解和熟悉更多的硬體知識。

/images/emoticon/emoticon39.gif


上一篇
Day 29: AI 加速晶片概論
系列文
數位 IC 設計起手式30
圖片
  直播研討會
圖片
{{ item.channelVendor }} {{ item.webinarstarted }} |
{{ formatDate(item.duration) }}
直播中

1 則留言

0
Hell Kiki
iT邦新手 4 級 ‧ 2023-10-10 13:06:25

謝謝分享讀書心得,還以為大大原本就是這方面的專家,也恭喜完賽。

chmh0624 iT邦新手 3 級 ‧ 2023-10-10 13:11:24 檢舉

謝謝您,希望有幫助到您

我要留言

立即登入留言