iT邦幫忙

2022 iThome 鐵人賽
DAY 19
0
Software Development

超簡單的 Verilog 入門講解系列 第 19 篇

[Day 19] Verilog E-1 難度丁 P2海域的解謎4 - Rs232訊號協議(列出狀態表1)

14th鐵人賽
373 瀏覽

  • 分享至 

  • xImage
    •  

題目: Rs232的訊號，鮑率我們就設定 115200 ，clk速度 24MHz

現在來寫狀態列表:
就是 reg 的 Case 的狀態分為

https://ithelp.ithome.com.tw/upload/images/20221002/201358625MecEyU0zC.png

我們先要想要怎麼分圖

我們收到的資料是:

https://ithelp.ithome.com.tw/upload/images/20221002/20135862ItEXzbZ0bj.png

我們先看看，要怎麼取中間的資料
我們總共要取
https://ithelp.ithome.com.tw/upload/images/20221002/20135862PDgQz47EL1.png

但是害怕資料其實每有這麼漂亮，可能資料有延遲:

https://ithelp.ithome.com.tw/upload/images/20221002/20135862kRkR6Vi0u4.png

延遲圖概念就是 Data input ，但是實際是 Delay之後的事情如圖
Data input Delay之後才輸出資料
https://ithelp.ithome.com.tw/upload/images/20221002/20135862WtCuGD1qMp.png

所以我們用要取資料為了保險，就取資料的中間
https://ithelp.ithome.com.tw/upload/images/20221002/20135862gRmYweqVZU.png

所以實際的取直方式是:
Data input 要取得第一個資料點是 1.5個 bin 大小
https://ithelp.ithome.com.tw/upload/images/20221006/20135862ZnCpzkdrWe.png

因此我們分析實際要拿的位置:
https://ithelp.ithome.com.tw/upload/images/20221006/20135862tOPMUj3BBO.png

最後我們資料: 列出的case表
https://ithelp.ithome.com.tw/upload/images/20221002/20135862ROg9ZgwN8u.png


上一篇
[Day 18] Verilog E-1 難度丁 P2海域的解謎3 - Rs232訊號協議(匯出圖形1)
下一篇
[Day 20] Verilog E-1 難度丁 P2海域的解謎5 - Rs232訊號協議(選擇 Reg、設計初始化)
系列文
超簡單的 Verilog 入門講解 共 30 篇
  1. 26
    [Day 26] Verilog E-1 難度丁 P2海域的斬殺1 - Rs232訊號協議 TB設計(TB的初始框架)
  2. 27
    [Day 27] Verilog E-1 難度丁 P2海域的斬殺2 - Rs232訊號協議 TB設計2(計算輸入資料的 clk數量)
  3. 28
    [Day 28] Verilog E-1 難度丁 P2海域的斬殺3 - Rs232訊號協議 TB設計3(初始化輸入數據)
  4. 29
    [Day 29] Verilog E-1 難度丁 P2海域的斬殺4 - Rs232訊號協議 TB設計4(設計右移)
  5. 30
    [Day 30] Verilog E-1 難度丁 - P2 結尾
完整目錄
圖片
  直播研討會
圖片
{{ item.channelVendor }} {{ item.webinarstarted }} |
{{ formatDate(item.duration) }}
直播中

尚未有邦友留言

立即登入留言
iThome鐵人賽
參賽組數
1064 組
團體組數
40 組
累計文章數
22201 篇
完賽人數
602 人
iT+看影片追技術 看影片追技術 看更多
熱門tag 看更多
15th鐵人賽 16th鐵人賽 13th鐵人賽 14th鐵人賽 12th鐵人賽 11th鐵人賽 鐵人賽 2019鐵人賽 javascript 2018鐵人賽 python 2017鐵人賽 windows php c# windows server linux css react vue.js
熱門問題
熱門回答
熱門文章
IT邦幫忙