iT 邦幫忙::一起幫忙解決難題，拯救 IT 人的一天

2 Like 0 留言 37017 瀏覽

鐵人賽 Software Development DAY 21

verilog or very lag 系列第 21 篇

技術【Day21】I2C的介紹

I2C是什麼？ I2C，又稱 I²C(Inter-Interated Circuit)，在 I2C 的通訊協定中，收發資料只單純靠兩條線就能完成，分別為 SCL...

jay_0314 ‧ 2021-10-06 ‧團隊NTUST HIS_LAB 有點東西

1 Like 0 留言 20011 瀏覽

鐵人賽 Software Development DAY 16

verilog or very lag 系列第 16 篇

技術【Day16】TestBench 的撰寫技巧

透過 Verilog 完成一個具有特定功能的電路後，並不代表你的工作已經完成了，TestBench(tb) 在電路設計中也是一個非常重要的環節，往往驗證電路所...

jay_0314 ‧ 2021-10-01 ‧團隊NTUST HIS_LAB 有點東西

1 Like 0 留言 9341 瀏覽

鐵人賽 Software Development DAY 10

verilog or very lag 系列第 10 篇

技術【Day10】模組化及引用模組

模組在一個 .V 檔案裡面，可以有很多個 module，但是 Top Module 只會有一個，所以檔名必須以 Top Module.v 來命名來辨別 Top...

jay_0314 ‧ 2021-09-25 ‧團隊NTUST HIS_LAB 有點東西

1 Like 0 留言 8750 瀏覽

活動硬體加速迎戰深度學習、下世代5G通訊：FPGA實戰心法

ADAS、自動化工業，不僅需要強大的網路介面，而且需要安全基礎設施，FPGA可滿足通訊應用中乙太網互聯的性能要求，並能在硬體架構解決安全問題；以深度學習來說，因...

艾鍗學院 ‧ 2018-03-16

1 Like 0 留言 8427 瀏覽

鐵人賽學生 DAY 4

與 Verilog 在一起的三十天系列第 4 篇

技術與 Verilog 在一起的三十天 - Day 4 - 結構到底是圓的、扁的、還是高的？

Design & Testbench 比起畫硬體結構來看，Verilog 算是個程式語言，我個人覺得裏頭的概念有平行程式（因為電一來全部的模組都會開始動...

hydai ‧ 2014-10-04

0 Like 0 留言 7180 瀏覽

活動【FPGA即服務商機崛起！】SoC FPGA 實戰課程，4/14(六)開課！[艾鍗學院]

ADAS、工業自動化，不僅需要強大的網路介面，而且需要安全基礎設施FPGA可滿足通訊應用中乙太網互聯的性能要求，並能在硬體架構解決安全問題以深度學習來說，因應...

艾鍗學院 ‧ 2018-03-07

1 Like 0 留言 6876 瀏覽

鐵人賽 Software Development DAY 29

verilog or very lag 系列第 29 篇

技術【Day29】Cordic 演算法的實現

假設今天再做某種數位信號處理時，不小心用到了 arctan(y/x) 函數，那麼當然可以用泰勒展開得到多項式，化成一連串的乘法與加法運算，但是在這裡其實有另一個...

jay_0314 ‧ 2021-10-14 ‧團隊NTUST HIS_LAB 有點東西

1 Like 0 留言 6664 瀏覽

鐵人賽 Software Development DAY 26

verilog or very lag 系列第 26 篇

技術【Day26】快速乘法器的實作（Booth演算法）

為什麼要自己寫乘法器？這篇會來教大家寫一個乘法器，那麼你可能會想：為什麼會需要乘法器呢？像我在 quartus 或 Vivado 裡打乘號也可以有乘法器用啊...

jay_0314 ‧ 2021-10-11 ‧團隊NTUST HIS_LAB 有點東西

2 Like 1 留言 6274 瀏覽

鐵人賽 Software Development DAY 24

verilog or very lag 系列第 24 篇

技術【Day24】I2C Master 的實現及驗證（最終章）

今天，我們要來完成整個 I2C 的最後一個部份了！先來看看這個 I2C Master write 模塊該有哪些輸入輸出腳吧：輸入： clk_sys rst_...

jay_0314 ‧ 2021-10-09 ‧團隊NTUST HIS_LAB 有點東西

1 Like 0 留言 5918 瀏覽

鐵人賽 Software Development DAY 15

verilog or very lag 系列第 15 篇

技術【Day15】狀態機的撰寫

什麼是狀態機呢？狀態機，其實是有限狀態機（finite-state machine(FSM)）的簡稱，字面上來看可以知道它是有有限個狀態，並且可以按照著特定的...

jay_0314 ‧ 2021-09-30 ‧團隊NTUST HIS_LAB 有點東西

7 Like 0 留言 5473 瀏覽

鐵人賽 Software Development DAY 1

verilog or very lag 系列第 1 篇

達標好文技術【Day01】概述

Verilog 是什麼？ Verilog 是一種硬體描述語言（Hardware Description Language, HDL），用於數位電路的系統設計，是...

jay_0314 ‧ 2021-09-16 ‧團隊NTUST HIS_LAB 有點東西

1 Like 0 留言 4640 瀏覽

鐵人賽 Software Development DAY 19

verilog or very lag 系列第 19 篇

技術【Day19】SPI 狀態機的實現

SPI是什麼？ SPI(Serial Peripheral Interface)，是一種同步的傳輸協定，主要應用於單晶片系統中。類似 I2C(之後會提到)，它的...

jay_0314 ‧ 2021-10-04 ‧團隊NTUST HIS_LAB 有點東西

1 Like 0 留言 4475 瀏覽

鐵人賽 Software Development DAY 12

verilog or very lag 系列第 12 篇

技術【Day12】Latch的生成條件以及如何避免(上)

什麼是 Latch ? 前幾篇在 if-else 以及 case 語句時有提到 latch，那什麼是 latch 呢？ latch 又俗稱"鎖存器&q...

jay_0314 ‧ 2021-09-27 ‧團隊NTUST HIS_LAB 有點東西

3 Like 0 留言 4191 瀏覽

鐵人賽 Software Development DAY 2

verilog or very lag 系列第 2 篇

技術【Day02】Verilog 基本簡介

Verilog 電路基本架構舉個簡單電路的例子： module adder( a, b, c ); input a; //輸入埠敘述 i...

jay_0314 ‧ 2021-09-17 ‧團隊NTUST HIS_LAB 有點東西

2 Like 0 留言 4080 瀏覽

鐵人賽 Software Development DAY 30

verilog or very lag 系列第 30 篇

技術【Day30】Pipelined 加法器

什麼是 Pipelined？先以RISC-V架構來舉例：我們先來看看這張圖：圖片出處：源自 Computer Organization and Desi...

jay_0314 ‧ 2021-10-15 ‧團隊NTUST HIS_LAB 有點東西

1 Like 0 留言 3292 瀏覽

鐵人賽 Software Development DAY 17

verilog or very lag 系列第 17 篇

技術【Day17】Uart_TX 狀態機的實現

Uart 是什麼？ UART(Universal Asynchronous Receiver/Transmitter)，是一種非同步的傳輸協定，非同步傳輸的意思...

jay_0314 ‧ 2021-10-02 ‧團隊NTUST HIS_LAB 有點東西

1 Like 0 留言 2964 瀏覽

鐵人賽 Software Development DAY 25

verilog or very lag 系列第 25 篇

技術【Day25】One-Wire protocol

One-Wire One-Wire是一種只需要一條線即可傳輸資料的傳輸協定，而通常這種傳輸協定會用於與小型裝置溝通，例如數位溫度、濕度感測器。那我們在這邊會以...

jay_0314 ‧ 2021-10-10 ‧團隊NTUST HIS_LAB 有點東西

1 Like 0 留言 2898 瀏覽

技術 [分享] verilog设计经验总结

先记下来：1、不使用初始化语句；2、不使用延时语句；3、不使用循环次数不确定的语句，如：forever，while等；4、尽量采用同步方式设计电路；5、尽量采用...

小喳喳 ‧ 2021-01-12

1 Like 0 留言 2742 瀏覽

鐵人賽 Software Development DAY 27

verilog or very lag 系列第 27 篇

技術【Day27】線性收斂除法器實作

在加減乘除四個基本運算中，其中除法最為困難及複雜，因此除法也是最耗時的運算。對於一個被除數為 N，除數為 D，商為 Q，餘數 R 的除法運算中，我們可以得...

jay_0314 ‧ 2021-10-12 ‧團隊NTUST HIS_LAB 有點東西

0 Like 0 留言 2579 瀏覽

技術 DE2_115(DAY1)以niosii去控制板子上的led燈

從學校拿到一塊DE2_115，之前修DCLAB的時候只有接觸Verilog的部分，現在想要學習板子上niosii的使用，所以來go_through 板子上教學檔...

power_hec ‧ 2022-02-01

0 Like 0 留言 2106 瀏覽

技術 Soc FPGA 早鳥優惠6/10前報名送板子(工業局補助課程)

由於FPGA的應用越來越廣泛，且FPGA已朝向SoC FPGA發展，因此掌握和熟練應用FPGA對電子產品設計人員愈來愈重要，因此艾鍗學院特邀請具15年以上FP...

askembedded ‧ 2015-05-30

1 Like 0 留言 1894 瀏覽

鐵人賽 Software Development DAY 18

verilog or very lag 系列第 18 篇

技術【Day18】Uart_TX 的實現

既上一篇我們設計了 Uart_TX 的狀態機，我們今天要來引用狀態機模塊來實現這個 Uart_TX 的模塊。先來看看這個模塊該有哪些輸入輸出腳：輸入： c...

jay_0314 ‧ 2021-10-03 ‧團隊NTUST HIS_LAB 有點東西

0 Like 0 留言 1503 瀏覽

技術 DE2_115(DAY2)用niosii和switch還有NiosII console去控制板子上的led

DE2_115(DAY2)用niosii和switch還有NiosII console去控制板子上的led 承接DAY1做的事情(https://ithelp....

power_hec ‧ 2022-02-03

1 Like 0 留言 1469 瀏覽

鐵人賽 Software Development DAY 28

verilog or very lag 系列第 28 篇

技術【Day28】2次收斂除法器實作

接下來探討一種透過牛頓法來找到相除解的方法收斂除法 Step1 : 規格化 N 和 D，令 D 趨近於 1，例如 0.5 <= D < 1 or...

jay_0314 ‧ 2021-10-13 ‧團隊NTUST HIS_LAB 有點東西

0 Like 0 留言 1444 瀏覽

技術 DE2_115(DAY3)以niosii去控制板子上的sdram

DE2_115(DAY3)以niosii去控制板子上的sdram 承接DAY2做的事情(https://ithelp.ithome.com.tw/article...

power_hec ‧ 2022-02-06

1 Like 0 留言 1381 瀏覽

鐵人賽 Software Development DAY 10

數位 IC 設計起手式系列第 10 篇

技術 Day 10: BCD 加法器

簡單的模組觀念就先暫時說到這邊，我們先用之前所學的觀念來實作 BCD 加法器！ BCD 是什麼？數字的編碼方式其實有很多種，舉例來說，十進位是生活中常用的數字...

chmh0624 ‧ 2023-09-20

0 Like 0 留言 1052 瀏覽

鐵人賽 Software Development DAY 4

數位 IC 設計起手式系列第 4 篇

技術 Day 04: Verilog 環境架設

不同的軟體支援不同的作業系統，因為我所使用的軟體都是免付費的，所以限制會稍多一點。但是找到可以被我們使用的環境才是我們的目的！ Windows 寫完了 Veri...

chmh0624 ‧ 2023-09-14

1 Like 0 留言 1005 瀏覽

鐵人賽 Software Development DAY 13

數位 IC 設計起手式系列第 13 篇

技術 Day 13: 循序電路之序章

邏輯電路可以分成兩種，一種是我們之前在接觸的組合電路 (Combinational Circuit) ，另一種是比較難理解的循序電路 (Sequential C...

chmh0624 ‧ 2023-09-23

0 Like 0 留言 631 瀏覽

鐵人賽 Software Development DAY 14

數位 IC 設計起手式系列第 14 篇

技術 Day 14: 條件判斷與正反器

這篇文章的目標就是實作正反器，但是在開始之前我們要先學習新的 Verilog 語法，這可以有效幫助我們簡化程式碼。條件判斷條件判斷在軟體撰寫共分成兩種：if...

chmh0624 ‧ 2023-09-24

0 Like 0 留言 582 瀏覽

鐵人賽 Software Development DAY 11

數位 IC 設計起手式系列第 11 篇

技術 Day 11: 初探 Testbench

完成了一個模組後，要怎麼知道他的正確性？第一步就是編譯檔案，編譯器會告訴你這份檔案是否有語法錯誤，或是其他能檢查出的錯誤。但是編譯成功代表這個模組 100%...

chmh0624 ‧ 2023-09-21

技術 【Day21】I2C的介紹

技術 【Day16】TestBench 的撰寫技巧

技術 【Day10】模組化及引用模組

活動 硬體加速迎戰深度學習、下世代5G通訊：FPGA實戰心法

技術 與 Verilog 在一起的三十天 - Day 4 - 結構到底是圓的、扁的、還是高的？

活動 【FPGA即服務 商機崛起！】SoC FPGA 實戰課程，4/14(六)開課！[艾鍗學院]

技術 【Day29】Cordic 演算法的實現

技術 【Day26】快速乘法器的實作（Booth演算法）

技術 【Day24】I2C Master 的實現及驗證（最終章）

技術 【Day15】狀態機的撰寫

達標好文 技術 【Day01】概述

技術 【Day19】SPI 狀態機的實現

技術 【Day12】Latch的生成條件以及如何避免(上)

技術 【Day02】Verilog 基本簡介

技術 【Day30】Pipelined 加法器

技術 【Day17】Uart_TX 狀態機的實現

技術 【Day25】One-Wire protocol